內(nèi)容提示：集成電路設(shè)計(jì)的初期，是從物理版圖入手，以元件級(jí)（即晶體管）為基礎(chǔ)，這種原始的設(shè)計(jì)方法使得芯片產(chǎn)品的集成度和復(fù)雜度都難以提高，其開發(fā)周期也特別長，不適合電子市場(chǎng)飛速發(fā)展的需求。
        上世紀(jì)80 年代，隨著半導(dǎo)體行業(yè)的發(fā)展，尤其是EDA 工具技術(shù)的出現(xiàn)，集成電路設(shè)計(jì)開始以標(biāo)準(zhǔn)單元庫（Cell Library）為基礎(chǔ)。標(biāo)準(zhǔn)單元庫一般由常用的門電路、邏輯電路、觸發(fā)器、驅(qū)動(dòng)電路等標(biāo)準(zhǔn)單元組成，并形成標(biāo)準(zhǔn)的邏輯符號(hào)庫、功能參數(shù)庫和版圖庫。單元庫中的每個(gè)標(biāo)準(zhǔn)單元均具有相同的高度，而寬度則視單元的復(fù)雜程度而有所不同。盡管以單元庫為基礎(chǔ)的設(shè)計(jì)規(guī)模有所增大，芯片產(chǎn)品的集成度和復(fù)雜度都有所提高，但因單元庫中單元較小的限制，其設(shè)計(jì)效率仍然難以大幅度提高。
        上世紀(jì)90 年代，隨著中大規(guī)模集成電路的發(fā)展以及EDA工具的進(jìn)一步發(fā)展，集成電路設(shè)計(jì)開始以RTL 級(jí)（Register Transfer Level，寄存器傳輸級(jí)）為基礎(chǔ)。RTL 級(jí)是按電路的數(shù)據(jù)流進(jìn)行設(shè)計(jì)，以寄存器（Register）為基本構(gòu)成單位，對(duì)數(shù)據(jù)在寄存器之間的流動(dòng)和傳輸使用代碼描述。RTL 級(jí)以Verilog 和VHDL 等為設(shè)計(jì)語言，與工藝無關(guān)，容易理解，移植性好，可以充分利用已有的設(shè)計(jì)成果，
        集成電路的集成度和復(fù)雜度進(jìn)一步提高，產(chǎn)品研發(fā)周期進(jìn)一步縮短。但是，由于RTL 代碼復(fù)雜、管理困難、驗(yàn)證難度大且時(shí)間長，基于RTL 的設(shè)計(jì)方法限制了集成電路在性能、集成度、復(fù)雜度等的進(jìn)一步提高。
        進(jìn)入21 世紀(jì)，由于實(shí)時(shí)控制、計(jì)算機(jī)、通信、多媒體等技術(shù)的加速融合，對(duì)系統(tǒng)規(guī)模、性能、功耗、產(chǎn)品開發(fā)時(shí)間、生命周期等提出了愈來愈高的要求，使得半導(dǎo)體行業(yè)逐步向超大規(guī)模集成電路發(fā)展，尤其是EDA 工具技術(shù)的飛速發(fā)展以及第三方獨(dú)立IP 核的出現(xiàn)，集成電路設(shè)計(jì)開始以IP 核為基礎(chǔ)。IP 核是一種預(yù)先設(shè)計(jì)好的甚至已經(jīng)過驗(yàn)證的具有某種確定功能的集成電路。IP 核有三種類型：提供行為描述的“軟IP 內(nèi)核（soft IP core）”、完成結(jié)構(gòu)描述的“固IP 內(nèi)核（firmIP core）”和基于物理描述并經(jīng)過生產(chǎn)工藝驗(yàn)證的“硬IP 內(nèi)核（hard IP core）”。這相當(dāng)于集成電路的毛坯、半成品和成品的設(shè)計(jì)技術(shù)。因此，IP 核具有RTL 所有不具備的優(yōu)點(diǎn)，其本身通常是經(jīng)過成功驗(yàn)證，可供用戶直接進(jìn)行集成設(shè)計(jì)。IP核設(shè)計(jì)方法的采用，使得超大規(guī)模集成電路的設(shè)計(jì)成為可能，芯片產(chǎn)品的性能、集成度和復(fù)雜度等都可以大幅度地提高，產(chǎn)品研發(fā)周期進(jìn)一步縮短。至此，集成電路的設(shè)計(jì)真正步入快速發(fā)展的軌道。目前，市場(chǎng)上SoC 產(chǎn)品的設(shè)計(jì)基本上采用該方法，本公司亦基本上采用該技術(shù)方法進(jìn)行相關(guān)芯片的設(shè)計(jì)。